### INSULATED-GATE SEMICONDUCTOR DEVICE AND ITS MANUFACTURE JP2000277728 Patent Number: Publication date: 2000-10-06 Inventor(s): SHIMOMURA TERUHIRO Applicant(s): **NEC KANSAI LTD** Requested Patent: ☐ JP2000277728 Application Number: JP19990080975 19990325 Priority Number(s): IPC Classification: H01L29/78 EC Classification: Equivalents: Abstract PROBLEM TO BE SOLVED: To prevent a short circuit between a source electrode and an EQR aluminum electrode in a temperature cycle test, by forming an EQR polysilicon electrode between the upside of a field oxide film and the underside of a layer insulating film. SOLUTION: Since an EQR polysilicon electrode 37 is formed on a field oxide film 36, an EQR effect is enhanced, and the peripheral of the chip is shortened by shortening the length of the EQR, and the chip

SOLUTION: Since an EQR polysilicon electrode 37 is formed on a field oxide film 36, an EQR effect is enhanced, and the peripheral of the chip is shortened by shortening the length of the EQR. and the chip area is reduced. Since an EQR aluminum electrode 38 connects the polysilicon electrode 37 with a high-concentration one conductivity impurity region electrically, a clearance from a source electrode 32 can be made larger. Besides, a short circuit between the source electrode 32 and the aluminum electrode 38 by an aluminum slide phenomenon generated in temperature cycle test is prevented, since the polysilicon electrode 37 is formed under a layer insulating film 31, and the source electrode 32 and the polysilicon

electrode 37 are separated from each other by the insulating film 31.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-277728 (P2000-277728A)

(43)公開日 平成12年10月6日(2000.10.6)

(51) Int.Cl.'

識別記号

FΙ

テーマコード(参考)

H01L 29/78

H01L 29/78

652P

653A

655A

審査請求 未請求 請求項の数9 OL (全 8 頁)

(21)出願番号

特願平11-80975

(71)出願人 000156950

関西日本電気株式会社

(22)出願日 平成11年3月25日(1999.3.25)

滋賀県大津市晴嵐2丁目9番1号

(72)発明者 下村 彰宏


滋賀県大津市晴嵐2丁目9番1号 関西日

本電気株式会社内

## (54) 【発明の名称】 絶縁ゲート型半導体装置およびその製造方法

#### (57)【要約】

【課題】 チップ外周部を縮小できるとともに、温度サイクル耐量の向上が可能となるEQR構造を提供する。 【解決手段】 外周溝24内に設けたフィールド酸化膜36上と層間絶縁膜31下間に所定長でN+型不純物領域35に跨ってEQRポリシリコン電極37を設けるとともに、EQRポリシリコン電極37のチップ外周端側の端部とN+型不純物領域35とに電気的接続したEQRアルミニウム電極38を設ける。



#### 【特許請求の範囲】

【請求項1】セル部にU字型構およびチップ外周部の外 周端から所定距離離間した位置に外周溝が形成されセル 部およびチップ外周部に共通の低濃度一導電型ドレイン 領域を含む半導体本体を具備し、

セル部において、前記半導体本体に含まれ前記ドレイン 領域の表面層で前記U字型溝に分離された領域に設けた 他導電型ベース領域と、このベース領域の表面層に設け た高濃度一導電型ソース領域と、前記U字型溝の内面に 設けたゲート酸化膜と、前記U字型溝にゲート酸化膜を 介して設けたポリシリコンからなるゲート電極と、この ゲート電極と層間絶縁膜で絶縁し前記ベース領域および ソース領域に電気的接続したアルミニウムを主金属とす るソース電極とを具備し、

チップ外周部において、前記半導体本体に含まれ前記ドレイン領域の表面層でチップ外周端と前記外周溝間に挟まれた領域に設けた他導電型不純物領域と、この他導電型不純物領域の表面層に設けた高濃度一導電型不純物領域と、前記外周溝内に設けたフィールド酸化膜と、このフィールド酸化膜上と前記層間絶縁膜下間に所定長で前記高濃度一導電型不純物領域上に跨ってリング状に設けたポリシリコンのもなるEQRポリシリコン電極と、このEQRポリシリコン電極のチップ外周端側の端部および前記高濃度一導電型不純物領域に電気的接続したアルミニウムを主金属とするEQRアルミニウム電極とを具備した絶縁ゲート型半導体装置。

【請求項2】前記EQRアルミニウム電極が方形チップのコーナー部を除いて設けられている請求項1記載の絶縁ゲート型半導体装置。

【請求項3】前記EQRアルミニウム電極が方形チップ の4辺の各中央部4個所に設けられている請求項2記載 の絶縁ゲート型半導体装置。

【請求項4】前記EQRアルミニウム電極がリング状に 設けられている請求項1記載の絶縁ゲート型半導体装 置。

【請求項5】前記EQRポリシリコン電極が前記ゲート電極と同時に設けられた請求項1記載の絶縁ゲート型半 道体装置。

【請求項6】前記半導体本体が半導体基板上に形成されたエピタキシャル層である請求項1 記載の絶縁ゲート型半導体装置。

【請求項7】前記半導体基板が高濃度一導電型である請求項6記載の絶縁ゲート型半導体装置。

【請求項8】前記半導体基板が高濃度他導電型である請求項6記載の絶縁ゲート型半導体装置。

【請求項9】ドレイン領域となる低濃度一導電型半導体 層を表面側に含む半導体本体上にシリコン酸化膜とシリ コン窒化膜を順次形成した後、エッチングにより半導体 本体表面のセル部に初期溝とチップ外周部の外周端から 所定距離離間した位置に外周初期溝とを形成する第1工 程と、

第1工程完了後、前記シリコン窒化膜をマスクに前記初期溝および外周初期溝の内面にLOCOS酸化膜を形成することより初期溝がU字型溝および外周初期溝が外周溝に形状変形され、このLOCOS酸化膜をマスクに、セル部において、前記半導体層の表面層の前記U字型溝に分離された領域に他導電型ベース領域を形成するとともにこのベース領域の表面層に高濃度一導電型ソース領域を形成し、チップ外周部において、前記半導体層の表面層のチップ外周端と前記外周溝に挟まれた領域に他導電型不純物領域を形成するとともにこの他導電型不純物領域の表面層に高濃度一導電型不純物領域を形成する第2工程と、

第2工程完了後、前記U字型構のLOCOS酸化膜を除去するとともに前記外周構のLOCOS酸化膜をフィールド酸化膜として残す第3工程と、

第3工程完了後、U字型構内面を含む露出した半導体本 体表面にゲート酸化膜を形成した後、その上からポリシ リコン膜を被覆する第4工程と、

第4 工程完了後、ポリシリコン膜をエッチングして、セ ル部において、前記ソース領域表面の一部およびU字型 構のポリシリコン膜を残してゲート電極を形成し、チッ プ外周部において、前記フィールド酸化膜上に所定長で 前記高濃度一導電型不純物領域上の一部に跨ってリング 状にポリシリコン膜を残してEQRポリシリコン電極を 形成し、その上から層間絶縁膜を被覆する第5工程と、 第5工程完了後、前記層間絶縁膜およびゲート酸化膜を エッチングして、セル部において、前記ソース領域表面 の一部およびベース領域表面を露出し、チップ外周部に おいて、前記高濃度一導電型不純物領域表面を露出する とともに、前記EQRポリシリコン電極表面のチップ外 周端側の端部を露出して後、その上からアルミニウム膜 を被覆し、このアルミニウム膜をエッチングして、セル 部において前記ベース領域およびソース領域と電気的に 接続するソース電極を形成し、チップ外周部において、 前記EQRポリシリコン電極のチップ外周端側の端部お よび前記高濃度一導電型不純物領域に電気的接続したア ルミニウムを主金属とするEQRアルミニウム電極を形 成する第6工程とを有する絶縁ゲート型半導体装置の製 造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ゲート電極を溝の内部に設けた縦型のMOSFETやIGBT (Insulated Gate Bipolar Transistor)等の絶縁ゲート型半導体装置およびその製造方法に関する。

[0002]

【従来の技術】この種の絶縁ゲート型半導体装置の代表 例としての電力用のMOSFETでは、チップ内部のセ ル部にトランジスタ機能を有する多数の並列接続されたユニットセルを設け、チップ外周部にEQR(Equi Po tential Ring)によるチャネルストッパ構造を設けているのが一般的である。このMOSFETはチャネルが半導体本体の満方向に形成されており、チャネルが半導体本体の面方向に形成されるゲートプレーナ型のMOSFETに比較してユニットセルの高集積化が可能であり、単位面積あたりのチャネル幅を大きくとれ、素子の低オン抵抗化に非常に有効であることが知られている。以下、従来のNチャネル型MOSFETの構成について、図6乃至図7を参照して説明する。

【0003】図6において、1は半導体本体で、高濃度 N型であるN+ 型半導体基板2と、この半導体基板2上 に設け、セル部A表面にU字型溝3が格子状に形成され るとともにチップ外周部B表面に外周端から所定距離離 間して外周溝4がリング状に形成されたエピタキシャル 層5とを有している。まず、セル部Aについて説明す る。エピタキシャル層5表面に形成されたU字型構3の 内部にゲート酸化膜6を介してポリシリコンからなるゲ 一ト電極7が形成されている。エピタキシャル層5はエ ピタキシャル層5の初期層であり低濃度N型であるN-型ドレイン領域8と、このドレイン領域8表面層のU字 型構3により分離された領域にU字型構3より浅く設け たP型ベース領域9と、ベース領域9の表面層にベース 領域9を一部残して設けたN+型ソース領域10とを含 んでいる。エピタキシャル層5上にはゲート電極7を被 覆するように層間絶縁膜11を設け、更にその上にソー ス領域10およびベース領域9表面とオーミック接触に より電気的接続するアルミニウムを主金属とするソース 電極12を設けている。ソース電極12はその一部を外 部への電気的接続のためのソースパッドとしている。

【0004】次に、チップ外周部Bについて説明する。 エピタキシャル層5はセル部Aと共通のドレイン領域8 と、このドレイン領域8表面層のチップ外周端と外周溝 4に挟まれた領域に散けベース領域9と同時に形成され たP型不純物領域14と、このP型不純物領域14表面 層に設けソース領域10と同時に設けたN+型不純物領 域15とを含んでいる。外周溝4内面にはフィールド酸 化膜16を設け、このフィールド酸化膜16上にはフィ ールド酸化膜16を被覆するようにセル部Aと共通の層 間絶縁膜11を設けている。 更にN+ 型不純物領域15 上のスクライブ領域Dを除く位置から層間絶縁膜11上 のチップ外周端から所定距離離間した位置までに跨って アルミニウムを主金属とするEQRアルミニウム電極1 7を図7に示すようにリング状にソース電極12と同時 に設けている。尚、図6に示すEQRアルミニウム電極 17は図7のB-B断面を示したものである。図示しな いが、ゲート電極7は外部への電気的接続のためのゲー トパッドに接続されている。

[0005]

【発明が解決しようとする課題】ところで上記構成のM OSFETではEQRアルミニウム電極17をフィール ド酸化膜16と層間絶縁膜11を介して設けているため EQR効果が低く、チャネルストッパとして十分機能さ せるためEQRアルミニウム電極17を長くする必要が あり、その結果チップ外周部面積が大きくなり、チップ 面積も大きくなるという問題がある。EQR効果を高く するためEQRアルミニウム電極を層間絶縁膜を介さず にフィールド酸化膜のみを介して設けることも考えられ るが、フィールド酸化膜上を層間絶縁膜で被覆した後に EQRアルミニウム電極をN+ 型不純物領域に電気的接 続するためにN+型不純物領域上を露出する製造方法を 使用する場合には、フィールド酸化膜上の層間絶縁膜を 精度良くエッチングすることが難しい。また、EQRア ルミニウム電極17はアルミニウムを主金属としてチッ ブ外周部にリング状に設けており、製品での温度サイク ル試験で、チップと樹脂間の膨張係数の違いでチップ表 面にストレスが掛かり、材質的に柔らかいアルミが押し 伸ばされたような状態になるアルミスライドと呼ばれる 現象が発生することがある。特にチップのコーナー部に 位置するリング状のEQRアルミニウム電極17のコー ナー部はチップ中心部からの距離が4辺の中央部より大 きいためアルミスライドが大きく起こり、隣接するソー ス電極と接触しソースードレイン間ショートが発生する ことがある。本発明は上記問題点を解決するためにEQ Rポリシリコン電極をフィールド酸化膜と層間絶縁膜と の間に設け、このEQRポリシリコン電極と半導体本体 との電気的接続をEQRアルミニウム電極でとるように して、EQR効果を大きくするとともに、アルミスライ ド現象によるソース電極とEQRアルミニウム電極との 間のショートを防止した絶縁ゲート型半導体装置および その製造方法を提供することを目的とする。

#### [0006]

【課題を解決するための手段】 (1) 本発明に係る絶縁 ゲート型半導体装置は、セル部にU字型溝およびチップ 外周部の外周端から所定距離離間した位置に外周溝が形 成されセル部およびチップ外周部に共通の低濃度一導電 型ドレイン領域を含む半導体本体を具備し、セル部にお いて、前記半導体本体に含まれ前記ドレイン領域の表面 層で前記U字型溝に分離された領域に設けた他導電型ベ ース領域と、このベース領域の表面層に設けた高濃度一 導電型ソース領域と、前記U字型溝の内面に設けたゲー ト酸化膜と、前記U字型溝にゲート酸化膜を介して設け たポリシリコンからなるゲート電極と、このゲート電極 と層間絶縁膜で絶縁し前記ベース領域およびソース領域 に電気的接続したアルミニウムを主金属とするソース電 極とを具備し、チップ外周部において、前記半導体本体 に含まれ前記ドレイン領域の表面層でチップ外周端と前 記外周溝間に挟まれた領域に設けた他導電型不純物領域 と、この他導電型不純物領域の表面層に設けた高濃度一

導電型不純物領域と、前配外周溝内に設けたフィールド 酸化膜と、このフィールド酸化膜上と前記層間絶縁膜下 間に所定長で前記高濃度一導電型不純物領域上に跨って リング状に設けたポリシリコンからなるEQRポリシリ コン電極と、このEQRポリシリコン電極のチップ外周 端側の端部および前記高濃度一導電型不純物領域に電気 的接続したアルミニウムを主金属とするEQRアルミニ ウム電極とを具備している。上記手段によれば、EQR ポリシリコン電極を外周構内に設けたフィールド酸化膜 と層間絶縁膜下との間に設け、EQRポリシリコン電極 と高濃度一導電型型不純物領域との電気的接続をEQR アルミニウム電極によりとっているので、従来のEQR アルミニウム電極だけの場合のようにフィールド酸化膜 +層間絶縁膜上にEQRアルミニウム電極を設けた場合 よりEQR効果を高くできるとともに、従来のEQRア ルミニウム電極だけの場合よりEQRアルミニウム電極 とソース電極との離間距離を大きくとれ、更にソース電 極とEQRポリシリコン電極間は段差があり、かつ、層 間絶縁膜により分離されているため、温度サイクル試験 で発生するアルミスライドによるソース電極とEQRア ルミニウム電極とのショートを防止できる。

- (2) 本発明に係る絶縁ゲート型半導体装置は (1) において、前記EQRアルミニウム電極が方形チップのコーナー部を除いて設けられている。上記手段によれば、特に、EQRアルミニウム電極をリング状にするのではなく、チップのコーナー部に設けないようにしたので、アルミスライドが大きく起こりやすいコーナー部でのソース電極とEQRアルミニウム電極とのショートを完全に防止できる。
- (3) 本発明に係る絶縁ゲート型半導体装置は(2)において、前記EQRアルミニウム電極が方形チップの4辺の各中央部4個所に設けられている。上記手段によれば、前記EQRアルミニウム電極は方形チップの4辺の各中央部4個所に設けることによりEQRポリシリコン電極と高濃度一導電型型不純物領域との電気的接続をとることができる。
- (4) 本発明に係る絶縁ゲート型半導体装置は(1) において、前記EQRアルミニウム電極がリング状に設けられている。上記手段によれば、(2) よりはチップのコーナー部でのアルミスライドに対して少し不利になるが従来のEQRアルミニウム電極だけの場合よりはソース電極とEQRアルミニウム電極とのショートをより防止できる。
- (5) 本発明に係る絶縁ゲート型半導体装置は(1) において、前記EQRポリシリコン電極が前記ゲート電極と同時に設けられている。
- (6) 本発明に係る絶縁ゲート型半導体装置は(1) において、前記半導体本体が半導体基板上に形成されたエピタキシャル層である。
- (7) 本発明に係る絶縁ゲート型半導体装置は(6)に

おいて、前記半導体基板が高濃度一導電型である。

- (8) 本発明に係る絶縁ゲート型半導体装置は(6) において、前記半導体基板が高濃度他導電型である。
- (9) 本発明に係る絶縁ゲート型半導体装置の製造方法 は、ドレイン領域となる低濃度一導電型半導体層を表面 側に含む半導体本体上にシリコン酸化膜とシリコン窒化 膜を順次形成した後、エッチングにより半導体本体表面 のセル部に初期溝とチップ外周部の外周端から所定距離 離間した位置に外周初期溝とを形成する第1工程と、第 1工程完了後、前記シリコン窒化膜をマスクに前記初期 溝および外周初期溝の内面にLOCOS酸化膜を形成す ることより初期溝がU字型溝および外周初期溝が外周溝 に形状変形され、このLOCOS酸化膜をマスクに、セ ル部において、前記半導体層の表面層の前記U字型溝に 分離された領域に他導電型ベース領域を形成するととも にこのベース領域の表面層に高濃度一導電型ソース領域 を形成し、チップ外周部において、前記半導体層の表面 層のチップ外周端と前記外周溝に挟まれた領域に他導電 型不純物領域を形成するとともにこの他導電型不純物領 域の表面層に高濃度一導電型不純物領域を形成する第2 工程と、第2工程完了後、前記U字型溝のLOCOS酸 化膜を除去するとともに前記外周溝のLOCOS酸化膜 をフィールド酸化膜として残す第3工程と、第3工程完 了後、U字型溝内面を含む露出した半導体本体表面にゲ ート酸化膜を形成した後、その上からポリシリコン膜を 被覆する第4工程と、第4工程完了後、ポリシリコン膜 をエッチングして、セル部において、前記ソース領域表 面の一部およびU字型溝のポリシリコン膜を残してゲー ト電極を形成し、チップ外周部において、前記フィール ド酸化膜上に所定長で前記高濃度一導電型不純物領域上 の一部に跨ってリング状にポリシリコン膜を残してEQ Rポリシリコン電極を形成し、その上から層間絶縁膜を 被覆する第5工程と、第5工程完了後、前記層間絶縁膜 およびゲート酸化膜をエッチングして、セル部におい て、前記ソース領域表面の一部およびベース領域表面を 露出し、チップ外周部において、前記高濃度一導電型不 純物領域表面を露出するとともに、前記EQRポリシリ コン電極表面のチップ外周端側の端部を露出して後、そ の上からアルミニウム膜を被覆し、このアルミニウム膜 をエッチングして、セル部において前記ベース領域およ びソース領域と電気的に接続するソース電極を形成し、 チップ外周部において、前記EQRポリシリコン電極の チップ外周端側の端部および前記高濃度一導電型不純物 領域に電気的接続したアルミニウムを主金属とするEQ Rアルミニウム電極を形成する第6工程とを有する。上 記手段によれば、EQRポリシリコン電極をゲート電極 と同時に形成することにより、従来のEQRアルミニウ ム電極だけの場合と同じ工程数で製造できる。

#### [0007]

【発明の実施の形態】以下に、本発明に基づき1実施例

のNチャネル型MOSFETおよびその製造方法を図1 乃至図4を参照して説明する。まず、構成を説明する と、図1において、21は半導体本体で、基板表面の結 晶面が(100)面の高濃度―導電型であるN+型半導 体基板22と、この半導体基板22上に設け、セル部A 表面にU字型溝23が格子状に形成されるとともにチッ プ外周部B表面に外周端から所定距離離間して外周構2 4がリング状に形成されたエピタキシャル層25とを有 している。まず、セル部Aについて説明する。エピタキ ·シャル層25表面に形成されたU字型溝23の内部にゲ ート酸化膜26を介してポリシリコンからなるゲート電 極27が形成されている。エピタキシャル層25はエピ タキシャル層25の初期層であり低濃度N型であるN-型ドレイン領域28と、このドレイン領域28表面層の U字型溝23により分離された領域にU字型溝23より 浅く設けた他導電型であるP型ペース領域29と、ベー ス領域29の表面層にベース領域29を一部残して設け たN+ 型ソース領域30とを含んでいる。エピタキシャ ル層25表面のU字型溝23により分離された各領域の 平面的な構造は図2に示すように、ソース領域30は全 体が略正方形であり、且つ、所定の一定幅で離隔した非 環状の略4等分に分割された略3角形の4分割ソース領 域30aであり、ベース領域29は4分割ソース領域3 0 a間の幅狭なソース分割ベース領域29 a である。エ ピタキシャル層25上にはゲート電極27を被覆するよ うに層間絶縁膜31を設け、更にその上にソース領域3 0およびベース領域29表面とオーミック接触により電 気的接続するアルミニウムを主金属とするソース電極3 2を設けている。ソース電極32はその一部を外部への 電気的接続のためのソースパッドとしている。

【0008】次に、チップ外周部Bについて説明する。 エピタキシャル層25はセル部Aと共通のドレイン領域 28と、このドレイン領域28表面層のチップ外周端と 外周溝24に挟まれた領域に設けベース領域29と同時 に形成されたP型不純物領域34と、このP型不純物領 域34表面層に設けソース領域30と同時に設けたN+ 型不純物領域35とを含んでいる。外周溝24内面には フィールド酸化膜36を設け、このフィールド酸化膜3 6上のチップ外周端から所定距離離間した位置からN+ 型不純物領域35上のゲート酸化膜26を介した一部に 跨ってポリシリコンからなるEQRポリシリコン電極3 7を図3に示すようにリング状にゲート電極7と同時に 設けている。更にN+型不純物領域35上のスクライブ 領域Dを除く位置、EQRポリシリコン電極37上およ びフィールド酸化膜36上に、EQRポリシリコン電極 37のチップ外周端側の端部およびN+ 型不純物領域3 5の一部を除いて、セル部Aと共通の層間絶縁膜31を 設け、このEQRポリシリコン電極37上のチップ外周 端側の端部およびN+ 型不純物領域35の一部上と層間 絶縁膜31上のEQRポリシリコン電極37のチップ内 側端よりチップ外周端側の位置にアルミニウムを主金属とするEQRアルミニウム電極38を図3に示すようにチップのコーナー部には散けず、チップ4辺の各中央部4個所に分散してソース電極12と同時に散けている。尚、図1に示すEQRポリシリコン電極37およびEQRアルミニウム電極38は図3のA-A断面を示したものである。図示しないが、ゲート電極27は外部への電気的接続のためのゲートパッドに接続されている。

【0009】上記構成によれば、EQRポリシリコン電 極37をフィールド酸化膜36と層間絶縁膜31との間 に設け、EQRポリシリコン電極37とN+型不純物領 域35との電気的接続をチップ4辺の各中央部4個所に 分散して設けたEQRアルミニウム電極38によりとっ ているので、従来のEQRアルミニウム電極だけの場合 のようにフィールド酸化膜+層間絶縁膜上にEQRアル ミニウム電極を設けた場合よりEQR効果を高くできる のでEQRポリシリコン電極37を短くでき、チップ面 積を縮小することができるとともに、従来のEQRアル ミニウム電極だけの場合よりEQRアルミニウム電極3 8とソース電極32との離間距離を大きくとれ、更にE QRポリシリコン電極37は外周溝24内に形成したフ ィールド酸化膜36上で、かつ、層間絶縁膜31の下に 設けられており、ソース電極32とEQRポリシリコン 電極間は段差があり、かつ、層間絶縁膜により分離され ているため、温度サイクル試験で発生するアルミスライ ドによるソース電極とEQRアルミニウム電極とのショ ートを防止でき、信頼性を高くすることができる。特 に、EQRアルミニウム電極38をリング状にするので はなく、チップのコーナー部に設けないようにしたの で、アルミスライドが大きく起こりやすいコーナー部で のソース電極とEQRアルミニウム電極とのショートを 防止でき、信頼性を高くすることができる。

【0010】次に製造方法を図5(a)~(e)と図1 を参照して説明する。先ず、第1工程はこの工程の完了 後を図5 (a) に示すように、基板表面の結晶面が (1) 00) 面でオリエーテーションフラットの結晶面が {1 00) 面のN+ 型半導体基板22上にN- 型のエピタキ シャル初期層を形成した後、この初期層の表面に熱酸化 法によりシリコン酸化膜53を膜厚500Å程度に形成 し、更にその上にシリコン窒化膜54をCVD法により 膜厚900A程度に成長させた後、フォトリソグラフィ 法およびドライエッチ法により選択的に窒化膜54、酸 化膜53およびエピタキシャル層をエッチングしてセル 部Aに初期溝55が格子状に形成されるとともに、チッ プ外周部Bのチップ外周端から所定距離離間した位置よ り内側に外周初期溝56がリング状に形成されたエピタ キシャル層25aを形成する。初期溝55は側壁面の結 晶面が {100} 面に対し0~30度の範囲内になるよ うにエッチングし、深さを例えば、1. 3μmねらいで エッチングして形成される。尚、初期溝55の深さは

1. 3 μ mねらい以外でもよい。酸化膜53は後工程でのLOCOS酸化時の窒化膜54による応力の級衝膜として形成され、膜厚が厚いほうが応力が緩和されると同時に構屑部の曲率半径も大きくなるので、曲率半径が適正値となるような膜厚としている。また、窒化膜54は後工程でのLOCOS酸化時のマスクとして形成され、膜厚が薄いほうが窒化膜54自身による応力を低減すると同時に溝屑部の曲率半径も大きくなるが、逆に膜厚が薄いことによる窒化膜54の損傷や窒化膜54を酸素が通り抜ける等の工程上の不具合が発生するので、工程上の不具合が発生せず曲率半径が適正値となるような膜厚としている。

【0011】次に、第2工程はこの工程の完了後を図5 (b) に示すように、第1工程完了後、窒化膜54をマ スクとして初期溝55、56の内面を酸化温度1140 ℃程度で熱酸化して膜厚7000A程度のLOCOS酸 化膜57を形成すると、初期溝55がU字型溝23、外 周初期溝56が外周溝24に形状変形される。LOCO S酸化膜57の形成温度は酸化膜57の粘性を高くして 応力を低減するように設定している。溝肩部の曲率半径 は適正値0.2~0.7 µmとなる。U字型溝23の側 壁面は結晶面が(100)面に対して0~30度の範囲 内で形成される。その後、窒化膜54および酸化膜53 をウェットエッチ法により全面除去し、熱酸化法により イオン注入のためのシリコン酸化膜58を膜厚100Å 程度に形成して後、LOCOS酸化膜57をマスクにし てシリコン酸化膜58を介してホウ素をイオン注入およ び熱拡散してU字型溝23の深さより浅く、U字型溝2 3により分離された領域にP型ペース領域29を形成す るとともにチップ外周端と外周溝24に挟まれた領域に P型不純物領域34を形成する。尚、この後、図示しな いがフォトリソグラフィ法でのレジストパターンでマス クしてホウ素または弗化ホウ素をイオン注入しフォトレ ジスト膜除去後に熱拡散してベース領域29表面層に含 まれる P+ 型コンタクトベース領域を形成する。 さら に、LOCOS酸化膜57をマスクにするとともにベー ス領域29上をフォトリソグラフィ法でのレジストパタ ーンでマスクして砒素またはリンをイオン注入しフォト レジスト膜除去後に熱拡散してベース領域29表面層に N+ 型ソース領域30を形成するとともにP型不純物領 城34表面層全面にN+型不純物領域35を形成する。 この結果、図5(a)のエピタキシャル層25aは、表 面に構23,24が形成されエピタキシャル層の初期層 であるN-型ドレイン領域28と、ベース領域29と、 ソース領域30と、P型不純物領域34と、N+ 型不純 物領域35とを含むエピタキシャル層25となる。

【0012】次に、第3工程はこの工程の完了後を図5 (c)に示すように、第2工程完了後、溝24内のLO COS酸化膜57をフォトリソグラフィ法でのレジスト パターン59でマスクしウェットエッチ法により溝23 内のLOCOS酸化膜57とベース領域29、ソース領域30およびN+型不純物領域35上の酸化膜58を除去することによりベース領域29、ソース領域30およびN+型不純物領域35の表面と溝23の内面を露出させ、外周溝24に形成されたLOCOS酸化膜57をフィールド酸化膜36として残す。

【0013】次に、第4工程はこの工程の完了後を図5(d)に示すように、第3工程完了後、ベース領域29、ソース領域30およびN+型不純物領域35の表面と溝23の内面に熱酸化法によりゲート酸化膜26を形成する。ゲート酸化膜26の膜厚は、例えば、溝23の内面のベース領域29上で500Å程度に形成される。以上の工程を経たエピタキシャル層25の表面をCVD法によりポリシリコン膜60で被覆する。

【0014】次に、第5工程はこの工程の完了後を図5(e)に示すように、第4工程完了後、フォトリソグラフィ法およびドライエッチ法により、セル部Aにおいてソース領域30表面の一部および溝23のポリシリコン膜60を残してゲート電極27を形成するとともに、チップ外周部Bにおいてフィールド酸化膜36上に所定長でN+型不純物領域35上のゲート酸化膜26を介した一部に跨ってリング状にポリシリコン膜60を残してEQRポリシリコン電極37を形成した後、以上の工程を経たエピタキシャル層25の表面をCVD法により層間絶縁膜31で被覆する。

【0015】次に、第6工程はこの工程の完了後を図1 に示すように、第5工程完了後、セル部Aにおいてソー ス領域30表面の一部およびベース領域29表面が露出 するように層間絶縁膜31およびゲート酸化膜26にコ ンタクト窓を形成するとともに、チップ外周部Bにおい てN+ 型不純物領域35のスクライブ領域Dの層間絶縁 膜31およびゲート酸化膜26を除去するとともに、E QRポリシリコン電極37表面のチップ外周端側の端部 およびN+ 型不純物領域35上がチップ4辺の各中央部 4個所で部分的に露出するように層間絶縁膜31および ゲート酸化膜26を除去する。以上の工程を経たエピタ キシャル層25の表面をスパッタ法によりアルミニウム 膜で被覆し、このアルミニウム膜をフォトリソグラフィ 法およびドライエッチ法により選択的に除去して、セル 部Aにおいてベース領域29およびソース領域30とオ ーミック接触により電気的に接続するソース電極32 と、チップ外周部BにおいてEQRポリシリコン電極3 7上のチップ外周端側の端部およびN+型不純物領域3 5の上記部分的に露出した表面から層間絶縁膜31上の EQRポリシリコン電極37のチップ内側端よりチップ 外周端側の位置にアルミニウムを主金属とするEQRア ルミニウム電極38を図3に示すようにチップのコーナ 一部を除く4辺の各中央部4個所に分散して形成する。 図示しないが、ゲート電極27から外部に電気的に接続 するためのゲートパッドが同時形成され、ソース電極3

2はその一部を外部への電気的接続のためのソースパッドとしている。

【0016】この製造方法によれば、EQRポリシリコン電極37はゲート電極27と同時に形成でき、工程を増加させる必要がない。

【0017】上記実施例において、EQRアルミニウム 電極を図3に示す平面パターンのもので説明したが、図 4に示すようにリング状のものであってもよい。ただ し、この場合は、図3に示すものよりチップコーナー部 でのアルミスライドに対して少し不利となる。尚、図4. のA-A断面のEQRポリシリコン電極77およびEQ Rアルミニウム電極78は図1に示すEQRポリシリコ ン電極37およびEQRアルミニウム電極38と同一で ある。上記実施例において、セル部Aのエピタキシャル 層表面の平面的な構造を図2に示すソースが非環状パタ ーンのもので説明したが、これに限定されることなく、 他の非環状パターンやソース領域がベース領域を取り囲 む環状パターンであってもよい。また、U字型溝を格子 状に形成されたもので説明したが、ストライプ状に形成 されたものであってもよい。また、一導電型としてN型 および他導電型としてP型で説明したが、一導電型とし てP型および他導電型としてN型であってもよい。ま た、半導体基板を髙不純物濃度の一導電型で説明した が、高不純物濃度の他導電型であってもよい。この場合 は、IGBTに利用できる。また、半導体本体を半導体 基板とエピタキシャル層からなるもので説明したが、エ ピタキシャル層を含まない半導体基板だけであってもよ い。この場合、半導体基板の裏面を高濃度のN型不純物 層またはP型不純物層とする。

#### [0018]

【発明の効果】本発明によれば、EQRポリシリコン電 極をフィールド酸化膜上に設けたので、従来のEQRア ルミニウム電極だけの場合のようにフィールド酸化膜+ 層間絶縁膜上にEQRを設けた場合よりEQR効果を高 くできるので、EQRの長さ短縮によりチップ外周部を 短縮でき、チップ面積を縮小することができる。また、 本発明でのEQRアルミニウム電極はEQRポリシリコ ン電極と高濃度一導電型不純物領域との電気的接続を取 る機能を有すればよいので面積を小さくでき、従来のE QRアルミニウム電極だけの場合よりソース電極との離 間距離を大きくとれ、更にEQRポリシリコン電極は層 間絶縁膜の下に設けられておりソース電極とEQRポリ シリコン電極間は層間絶縁膜により分離されるため、温 度サイクル試験で発生するアルミニウムスライド現象に よるソース電極とEQRアルミニウム電極とのショート を防止でき、信頼性を高くすることができる。また、E QRアルミニウム電極はリング状でもよいが、チップの コーナー部に設けないようにした方が、特にアルミスラ イドが大きく起こりやすいコーナー部でのソース電極と EQRアルミニウム電極とのショートを完全に防止で

き、信頼性をより高くすることができる。また、本発明の製造方法によれば、EQRポリシリコン電極をゲート電極と同時に形成することにより、従来のEQRアルミニウム電極だけの場合と同じ工程数で製造でき、ウェーハ1枚当りの製造コストを従来と同一でチップ面積を縮小することができるため、信頼性の高いチップを低コストで製造することができる。

#### 【図面の簡単な説明】

【図1】 本発明の1実施例である縦型パワーMOSFETの要部断面図。

【図2】 図1の縦型パワーMOSFETのU字型構で 分離された半導体本体表面の1セル分の平面パターンを 示す1実施例のパターン図。

【図3】 図1の縦型パワーMOSFETのEQRの平 面パターンを示す1実施例のパターン図。

【図4】 図1の縦型パワーMOSFETのEQRの平面パターンを示す他の実施例のパターン図。


【図5】 図1の縦型パワーMOSFETの製造工程を 示す要部断面図

【図6】 従来の縦型パワーMOSFETの要部断面 図。

【図7】 図6に示す縦型パワーMOSFETのEQR の平面パターンを示すパターン図。

#### 【符号の説明】

- 21 半導体本体
- 22 半導体基板
- 23 U字型溝
- 24 外周溝
- 25 エピタキシャル層
- 26 ゲート酸化膜
- 27 ゲート電極
- 28 ドレイン領域
- 29 ベース領域
- 30 ソース領域31 層間絶縁膜
- 32 ソース電極
- 34 P型不純物領域
- 35 N+型不純物領域
- 36 フィールド酸化膜
- 37 EQRポリシリコン電極
- 38 EQRアルミニウム電極
- 53 シリコン酸化膜
- 5 4 窒化膜
- 55 初期溝
- 56 外周初期溝
- 57 LOCOS酸化膜
- 58 シリコン酸化膜
- 59 レジストパターン
- 60 ポリシリコン膜



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.